Digital PLL opnår et strømforbrug på 0,265 mW

Forskere ved Tokyo Institute of Technology har udviklet en avanceret fase-låst sløjfe (PLL) frekvenssynthesizer, der drastisk kan reducere strømforbruget. Denne digitale PLL kan være en attraktiv byggesten for Bluetooth Low Energy (BLE) og andre trådløse teknologier til at understøtte en lang række Internet of Things (IoT) applikationer.

Som en vigtig byggesten for trådløse kommunikationssystemer, frekvenssynthesizere skal opfylde krævende krav. Selvom analoge PLL -frekvenssynthesizere har været standarden i mange år, ingeniører i IoT-industrien retter i stigende grad deres opmærksomhed mod såkaldte digitale PLL'er (DPLL'er) for at opnå ultra-lav effektdrift.

Kenichi Okada, lektor ved Tokyo Institute of Technology's Department of Electrical and Electronic Engineering og hans gruppe rapporterer nu en fraktioneret-N DPLL, der opnår et strømforbrug på kun 265 mikrowatt (μW), et tal, der er mindre end halvdelen af ​​det laveste strømforbrug, der er opnået til dato (980 μW). (Tabel 1)

Forskerne fandt ud af, at det samlede strømforbrug kunne reduceres kraftigt ved hjælp af et automatisk feedback -kontrolsystem. "Denne automatisk skiftende feedbacksti bruger en effekt på 68 μW, hvilket fører til et strømforbrug på 265 μW for hele DPLL, "Siger Okada.

Den lovende DPLL kan fortsat bruges som en komponent til processorer, hukommelser og et stort nyt sortiment af IoT-enheder, der forventes at være både omkostningseffektive og miljøvenlige ved at køre på ultralav strøm. Okada bemærker, at tidlige forsøg viser, at DPLL kan forlænge batteriets levetid med fire gange.

Dette papir er delvist baseret på resultater opnået fra et projekt bestilt af New Energy and Industrial Technology Development Organization (NEDO).

Dette arbejde præsenteres i Frequency Synthesizers-sessionen på den internationale Solid-State Circuits Conference (ISSCC) i 2019, verdens førende årlige forum om solid-state kredsløb og systemer-på-en-chip.