Imec viser fremragende ydeevne i ultra-skalerede FET'er med 2-D-materialekanal

På dette års IEEE International Electron Devices Meeting (7.-11. december 2019), imec rapporterer en dybdegående undersøgelse af skalerede transistorer med MoS ₂ og demonstrerer den bedste enhedsydelse til dato for sådanne materialer.

MoS ₂ er et 2-D materiale, hvilket betyder, at den kan dyrkes i stabil form med næsten atomtykkelse og atomær præcision. Imec syntetiserede materialet ned til monolag (0,6 nm tykkelse) og fremstillede enheder med skaleret kontakt og kanallængde, så lille som henholdsvis 13nm og 30nm. Disse meget skalerede dimensioner, kombineret med skaleret gate oxid tykkelse og høj K dielektrisk, har muliggjort demonstrationen af ​​nogle af de bedste enhedsydelser hidtil. Mest vigtigt, disse transistorer muliggør en omfattende undersøgelse af grundlæggende enhedsegenskaber og kalibrering af TCAD-modeller. Den kalibrerede TCAD-model bruges til at foreslå en realistisk vej til forbedring af ydeevnen. Resultaterne, der præsenteres her, bekræfter potentialet i 2-D-materialer til ekstrem transistorskalering - til gavn for både højtydende logik og hukommelsesapplikationer.

Teoretiske undersøgelser anbefaler 2-D materialer som det perfekte kanalmateriale til ekstrem transistorskalering, da der kun forventes små korte kanaleffekter sammenlignet med de nuværende Si-baserede enheder. Hints om dette potentiale er allerede blevet offentliggjort med enestående transistorer bygget på naturlige flager af 2-D materialer.

For første gang, imec har testet disse teoretiske resultater gennem et omfattende sæt 2-D-materiale-baserede transistordata. Enhederne med det mindste fodaftryk har en kanallængde på 30nm og <50nm kontaktpitch. ON strøm så høj som 250 µA/µm er blevet demonstreret med 50 nm SiO2 gate dielektrikum. En strøm på ~ 100 µA/µm og en fremragende SSmin på 80mV/dec (for VD =50mV) er blevet demonstreret med 4nm HfO2 i en backgated konfiguration. Enhedens ydeevne påvirkes ikke af skalering af kontaktlængde, bekræfter, at bærere sprøjtes fra kanten af ​​kontaktmetallet direkte ind i kanalen, i overensstemmelse med TCAD-simuleringer. Arbejdet bekræfter, at TCAD-modeller fanger store dele af enhedsfysik og guider eksperimentel validering og kortlægning af applikationsområdet. En del af papiret, der præsenteres på IEDM, er dedikeret til at sætte vejen for enhedsoptimering for at nå Si-lignende ydeevnemål.

"Selvom det stadig er en størrelsesorden væk fra Si-transistorer, vi har bragt vores MOSFET-enheder ind i en verden, hvor de viser lovende ydeevne til fremtidige logik- og hukommelsesapplikationer, " siger Iuliana Radu, direktør for Exploratory and Quantum Computing imec. "For at bygge bro over denne størrelsesorden, vi har identificeret en vej med systematiske forbedringer, såsom en yderligere reduktion af gateoxidtykkelsen, implementering af en dobbelt-gatet arkitektur, og yderligere reduktion af kanal- og grænsefladedefekter. Vi overfører denne indsigt til vores 300 mm-wafer platform til transistorer med 2-D materialer, som blev annonceret ved sidste års IEDM."

"Som et verdensførende forsknings- og innovationsknudepunkt, det er imecs rolle at skubbe enhedsskalering mod den ultimative grænse. Vi tackler denne udfordring ved at undersøge forskellige skaleringsmuligheder, giver optimale fremskrivninger, og vejlede industrien til at vedtage de foreslåede løsninger, udtalte Luc Van den Hove, imec CEO. "Vores partnere forventer, at vi går forrest og støtter dem i at realisere deres køreplaner ved at demonstrere potentialet i innovative koncepter og nye materialer. Det er derfor, jeg er så begejstret for, at vi har demonstreret fremragende ydeevne i ultra-skalerede enheder med 2-D materialer. , og en troværdig vej til yderligere forbedringer med henblik på masseproduktion i industrielle 300 mm fabrikater."